H. C. Campos Neto

Learn More
In this paper, we describe a modular reconfigurable architecture for efficient stuck-at fault simulation in digital circuits. The architecture is based on a Universal Faulty Gate Block, which models each 2-input gate by a 4-input Look-Up Table (LUT) and a Shift-Register (SR) with 3 stages, and relies on colapsing the stuck-at fault list of the gates using(More)
Tese apresentada ao Programa de Pós-graduação em Patologia da Universidade Federal de Minas Gerais, como parte dos requisitos para a obtenção do grau de Doutor em Patologia. Agradeço e dedico esta tese ao meu esposo Hélio e a meus filhos Augusto, Hélio Neto e Ana, que me proporcionaram tempo para dedicação a esse trabalho. Pela paciência, apoio e carinho,(More)
  • 1